2024年5月25日第四屆網(wǎng)絡(luò)開(kāi)源技術(shù)生態(tài)大會(huì)在京隆重召開(kāi)，大會(huì)以“鴻心聚力，智引未來(lái)”為主題，聚焦開(kāi)源技術(shù)革新和社區(qū)生態(tài)構(gòu)建，聯(lián)合行業(yè)網(wǎng)絡(luò)開(kāi)源技術(shù)先鋒力量，共同推動(dòng)全連接全智能時(shí)代開(kāi)源技術(shù)的交流與合作。

在此次會(huì)議上，恒揚(yáng)數(shù)據(jù)產(chǎn)品經(jīng)理陳平作為受邀嘉賓進(jìn)行了題為《恒揚(yáng)數(shù)據(jù)在可編程網(wǎng)絡(luò)的實(shí)踐》的講演，她以可編程網(wǎng)絡(luò)框架為切入，分別從硬件層面、軟件層面和應(yīng)用層面對(duì)算力網(wǎng)絡(luò)開(kāi)源開(kāi)放進(jìn)行了分享。從硬件層面看，可編程云網(wǎng)關(guān)主要包含可編程交換芯片、FPGA和CPU三部分，其中可編程交換芯片主要用于實(shí)現(xiàn)報(bào)文的線速處理和轉(zhuǎn)發(fā)。FPGA由于具備靈活的可編程特性，用于擴(kuò)展大表項(xiàng)存儲(chǔ)空間或?qū)崿F(xiàn)較復(fù)雜的報(bào)文處理。CPU除了控制平面的表項(xiàng)維護(hù)和管理外，主要應(yīng)用于轉(zhuǎn)發(fā)平面部分流量的處理。

陳平介紹，恒揚(yáng)數(shù)據(jù)在可編程交換及FPGA加速領(lǐng)域具備多年的深耕經(jīng)驗(yàn)，目前推出端到端可編程網(wǎng)絡(luò)整體解決方案。在網(wǎng)絡(luò)中心側(cè)，恒揚(yáng)數(shù)據(jù)推出可應(yīng)用于數(shù)據(jù)中心DCN/DCI網(wǎng)絡(luò)核心節(jié)點(diǎn)的大帶寬可編程交換產(chǎn)品，可實(shí)現(xiàn)PFC流控、QoS、網(wǎng)絡(luò)遙測(cè)INT等應(yīng)用。其中基于P4的可編程INT解決方案，通過(guò)對(duì)底層switch.p4進(jìn)行自定義編程，用戶(hù)根據(jù)業(yè)務(wù)場(chǎng)景的需要，自定義所需收集的信息數(shù)據(jù)，從而實(shí)現(xiàn)線速流量、丟/錯(cuò)包類(lèi)型監(jiān)控、納秒級(jí)時(shí)延逐包監(jiān)測(cè)、微突發(fā)擁塞檢測(cè)、擁塞分析和定位等功能，最大程度上滿(mǎn)足業(yè)務(wù)需求。在網(wǎng)絡(luò)端側(cè)，針對(duì)接入端以及邊緣節(jié)點(diǎn)，恒揚(yáng)數(shù)據(jù)推出DPU卡類(lèi)產(chǎn)品，其最大接口速率可達(dá)400G，自研的RDMA協(xié)議，可支持深度可配置多隊(duì)列管理，多路徑高性能的擁塞控制算法，結(jié)合自研GPU通信庫(kù)，實(shí)時(shí)感知業(yè)務(wù)訴求，優(yōu)化時(shí)延提升性能。硬件級(jí)重傳，降低50%的長(zhǎng)尾時(shí)延，減少等待時(shí)間。通過(guò)以上兩個(gè)方面結(jié)合自研的可編程交換軟件設(shè)計(jì)，恒揚(yáng)可為用戶(hù)提供完整、開(kāi)放、透明、安全的端到端可編程網(wǎng)絡(luò)整體解決方案。